Дешифраторы

Шифраторы и дешифраторы

Назначение и применение шифраторов и дешифраторов

Одними из очень важных элементов цифровой техники, а особенно в компьютерах и системах управления являются шифраторы и дешифраторы. Когда мы слышим слово шифратор или дешифратор, то в голову приходят фразы из шпионских фильмов. Что- то вроде: расшифруйте депешу и зашифруйте ответ. В этом нет ничего неправильного, так как в шифровальных машинах наших и зарубежных резидентур используются шифраторы и дешифраторы.

Шифраторы.

Таким образом, шифратор (кодер), это электронное устройство, в данном случае микросхема, которая преобразует код одной системы счисления в код другой системы. Наибольшее распространение в электронике получили шифраторы, преобразующие позиционный десятичный код, в параллельный двоичный. Вот так шифратор может обозначаться на принципиальной схеме.

К примеру, представим, что мы держим в руках обыкновенный калькулятор, которым сейчас пользуется любой школьник.

ДешифраторыПоскольку все действия в калькуляторе выполняются с двоичными числами (вспомним основы цифровой электроники ), то после клавиатуры стоит шифратор, который преобразует вводимые числа в двоичную форму.

Все кнопки калькулятора соединяются с общим проводом и, нажав, к примеру, кнопку 5 на входе шифратора, мы тут же получим двоичную форму данного числа на его выходе.

Конечно же, шифратор калькулятора имеет большее число входов, так как помимо цифр в него нужно ввести ещё какие-то символы арифметических действий, поэтому с выходов шифратора снимаются не только числа в двоичной форме, но и команды.

Если рассмотреть внутреннюю структуру шифратора, то несложно убедиться, что он выполнен на простейших базовых логических элементах .

Во всех устройствах управления, которые работают на двоичной логике, но для удобства оператора имеют десятичную клавиатуру, используются шифраторы.

Дешифраторы.

Дешифраторы относятся к той же группе, только работают с точностью до наоборот. Они преобразуют параллельный двоичный код в позиционный десятичный. Условное графическое обозначение на схеме может быть таким.

Если говорить о дешифраторах более полно, то стоит сказать, что они могут преобразовывать двоичный код в разные системы счисления (десятичную, шестнадцатиричную и пр.). Всё зависит от конкретной цели и назначения микросхемы.

Простейший пример. Вы не раз видели цифровой семисегментный индикатор, например, светодиодный. На нём отображаются десятичные цифры и числа к которым мы привыкли с детства (1, 2, 3, 4. ). Но, как известно, цифровая электроника работает с двоичными числами, которые представляют комбинацию 0 и 1. Что же преобразовало двоичный код в десятичный и подало результат на цифровой семисегментный индикатор? Наверное, вы уже догадались, что это сделал дешифратор.

Работу дешифратора можно оценить вживую, если собрать несложную схему, которая состоит из микросхемы-дешифратора К176ИД2 и светодиодного семисегментного индикатора, который ещё называют «восьмёркой9raquo;. Взгляните на схему, по ней легче разобраться, как работает дешифратор. Для быстрой сборки схемы можно использовать беспаечную макетную плату .

Для справки. Микросхема К176ИД2 разрабатывалась для управления 7-ми сегментным светодиодным индикатором. Эта микросхема способна преобразовать двоичный код от 0000 до 1001. что соответствует десятичным цифрам от 0 до 9 (одна декада). Остальные, более старшие комбинации просто не отображаются. Выводы C, S, K являются вспомогательными.

У микросхемы К176ИД2 есть четыре входа (1, 2, 4, 8). Их ещё иногда обозначают D0 – D3. На эти входы подаётся параллельный двоичный код (например, 0001). В данном случае, двоичный код имеет 4 разряда. Микросхема преобразует код так, что на выходах (a – g ) появляются сигналы, которые и формируют на семисегментном индикаторе десятичные цифры и числа, к которым мы привыкли. Так как дешифратор К176ИД2 способен отобразить десятичные цифры в интервале от 0 до 9, то на индикаторе мы увидим только их.

Ко входам дешифратора К176ИД2 подключены 4 тумблера (S1 — S4), с помощью которых на дешифратор можно подать параллельный двоичный код. Например, при замыкании тумблера S1 на 5 вывод микросхемы подаётся логическая единица. Если же разомкнуть контакты тумблера S1 – это будет соответствовать логическому нулю. С помощью тумблеров мы сможем вручную устанавливать на входах микросхемы логическую 1 или 0. Думаю, с этим всё понятно.

На схеме показано, как на входы дешифратора DD1 подан код 0101. На светодиодном индикаторе отобразится цифра 5. Если замкнуть только тумблер S4, то на индикаторе отобразится цифра 8. Чтобы записать число от 0 до 9 в двоичном коде достаточно четырёх разрядов: a3 * 8 + a2 * 4 + a1 * 2 + a0 * 1. где a0 – a3 . — это цифры из системы счисления (0 или 1).

Представим число 0101 в десятичном виде 0101 = 0*8 + 1*4 + 0*2 + 1*1 = 4 + 1 = 5. Теперь взглянем на схему и увидим, что вес разряда соответствует цифре, на которую умножается 0 или 1 в формуле.

Дешифратор на базе технологии ТТЛ — К155ИД1 использовался в своё время для управления газоразрядным цифровым индикатором типа ИН8, ИН12, которые были очень востребованы в 70-е годы, так как светодиодные низковольтные индикаторы ещё были очень большой редкостью.

Всё изменилось в 80-е годы. Можно было свободно приобрести семисегментные светодиодные матрицы (индикаторы) и среди радиолюбителей прокатился бум сборки электронных часов. Самодельные электронные часы не собрал для дома только ленивый.

Дешифраторы

Дешифратором называют логическую схему, которая преобразует код числа, поступающего на его входы, в управляющий сигнал только на одном из его выходов. Другими словами, дешифратор представляет собой совокупность схем совпадений, формирующих управляющий (рабочий) сигнал на одном из выходов, в то время как на остальных вы­ходах управляющий сигнал отсутствует.

Иногда дешифраторы называют также избирательными схемами. При дешифрации N-разрядного двоичного кода и реализации всех ком­бинаций этого кода число выходов дешифратора К. будет равно 2 N . Число входов дешифратора пд зависит от вида подачи входного числа в однофазной или парафазной форме и определяется как пД = N – при однофазном входном коде; пД = 2N – при парафазном входном коде.

По способу организации преобразования входного кода дешифра­торы подразделяют на прямоугольные (матричные), пирамидальные и ступенчатые (каскадные) — двухкаскадные и многокаскадные.

Схемы дешифраторов выполняют на диодах, феррит-транзисторных ячейках, ферритовых сердечниках. Наибольшее распространение получили диодные дешифраторы. В цифровых вычислительных ма­шинах дешифраторы применяются в устройствах управления для рас­шифровки кода операций и выдачи управляющих сигналов для выпол­нения тех или иных операций. В запоминающих устройствах ЦВМ дешифраторы используют для выбора ячеек соответствующих адресов при записи и считывании чисел из ЗУ. Они находят широкое примене­ние в многоканальных преобразователях код – напряжение для переключения входных каналов в определенной заданной последователь­ности и т. д.

На рисунке 6 приведены схемы прямоугольного дешифратора на два входа и четыре выхода. Число, представленное в двоичном коде, записывается в двухраз­рядном регистре (триггеры Т1 и Т2 ).

С единичных выходов триггеров снимаются сигналы Х1. Х2. пред­ставляющие прямые значения переменных, а с нулевых выходов триг­геров снимаются сигналы, представляющие собой инверсные значения.Таким образом, с регистра в схему дешифрации поступает парофазный код. Принципиальная схема прямоугольного дешифратора с логическими элементами совпадения на диодах на два входа показа­на на рисунке 6, б. Горизонтальные и вертикальные шины соединяют­ся в определенных местах диодами, которые образуют сетку (матрицу) дешифратора. Резистор R и два диода, подключенные к горизонтально­му проводу, образуют схему совпадения И. Таких схем в сетке четыре.

Дешифраторы

Рисунок 6 – Схема прямоугольного дешифратора на два входа: a — структурная; б — принципиальная на диодах.

Если Х1 = 0 и Х2 = 0 – это означает, что триггеры регистра находятся в положении, при котором высокий потенциал будет на нуле­вом выходе, триггеров. В этом случае диоды, связанные с верхней гори­зонтальной шиной дешифратора, закрыты и высокий потенциал источ­ника присутствует на шине Yo . Другие три горизонтальные шины связаны каждая хотя бы с одним диодом, находящимся в открытом со­стоянии. Поэтому на выходных шинах дешифратора Y1 , Y2 , Y3 в этом случае напряжение будет близко к нулю.

Если Х1 = 1, а Х2 = 0, то высокий уровень напряжения будет на выходе дешифратора У1. При Х1 = 0, Х2 = 1 высокий уровень напряжения будет на выходе У2. а при Х1 = 1, Х2 = 1 — на выходе Y3 .

Принцип работы рассмотренного дешифратора можно представить в виде таблицы 1.

По данным этой таблицы можно записать выражения для переключательных функций:

Дешифраторы

Матрица прямоугольного дешифратора в общем случае составляет­ся из 2п вертикальных шин. Прямоугольные дешифраторы целесооб­разно использовать для небольшого числа дешифрируемых величин, так как при большом коли­честве схем совпадения число диодов резко возра­стает и тогда характери­стики прямоугольного дешифратора ухудшаются.

В этом случае целесооб­разно применять ступенча­тые дешифраторы.

Пирамидальный дешиф­ратор состоит из несколь­ких ступеней дешифрируемых слов.

На рисунке 7 приведена структурная схема пира­мидального дешифратора на четыре входа. Этот де­шифратор реализует си­стему переключательных функций. Каждый из 16 сигналов Yi формируется в три ступени, первая сту­пень составлена из четырех схем совпадения, на вход которых поступают сигна­лы Х3. X4 и их инверсные значения. На выхо­де схем совпадения первой ступени возникают четыре сигнала, представляющие собой сочетание .Вторая ступень составлена из восьми схем совпадения И. Эта ступень принимает сигналы от триггера Т2 и выходные сигналы от первой ступени схем совпадения. Третья ступень составлена из шестнадцати схем совпадения, каждая из которых рассчитана на два входа. Эта ступень принимает сигналы от триггера Т1 и выходные сиг­налы схем совпадения И второй ступени. На выходе схем совпадения третьей ступени формируются выходные сигналы схемы дешифратора

Дешифраторы

Рисунок 7 – Схема пирамидального дешифрато­ра на четыре входа.

Многоступенчатые дешифраторы. С точки зрения оборудования этот вид дешифраторов является наиболее экономичным. Принцип построения многоступенчатого дешифратора заключается в том, что дешифруемое слово разбивается на две группы. Затем каждая из этих двух групп разбивается также на две группы и так до тех пор, пока в каждой группе останется не более трех или двух переменных.

Структурная схема многоступенчатого дешифратора на десять вхо­дов приведена на рисунке 8. На схеме диодные матрицы изображены в виде квадратов с числом, показывающим количество выходных шин матрицы (на схеме для каждой матрицы показана только одна выходная шина).

Первую ступень дешифратора составляют четыре диодные матрицы с двумя или тремя входами и соответственно с четырьмя или восемью выходами.

Рисунок 8 – Схема многоступенчатого дешифратора, на десять входов.

Вторую ступень дешифратора составляют две матрицы, каждая из которых имеет 32 выхода.

Третья ступень дешифратора содержит одну матрицу на 1024 вы­хода.

При построении диодных дешифраторов основным фактором в вы­боре схемы является экономия диодов. Поэтому наибольшее распро­странение получили многоступенчатые дешифраторы.

Дешифраторы. Применение дешифраторов

Содержание работы

Дешифраторы

Коммутация или преобразование данных из одного кода в другой – одна из довольно частых операций в технике построения логических схем. Такие устройства называют кодировщиками, шифраторами, дешифраторами. Кроме того, если при помощи такого устройства коммутируется большое количество входных сигналов на небольшое число выходов, такие устройства называют коммутаторами или мультиплексорами. Если информация с небольшого числа входов распределяется на большое число выходов, то устройства называется демультиплексором, или распределителем.

Управление этими устройствами осуществляется через преобразователи кодов – шифраторы и дешифраторы. Рассмотрим некоторые из этих устройств.

Дешифратор – устройство, у которого каждой комбинации логических сигналов на входах соответствует логической 0 или 1 на одном определенном выходе, все остальные выходы имеют противоположное состояние (соответственно 1 или 0).

· Печатающее устройство, где каждому состоянию на 8 входах соответствует включение одного тягового магнита, приводящего в движение молоточек с соответствующей буквой.

· Коммутатор, коммутирующий несколько источников сигнала на вход одного измерительного устройства.

· Управление последовательными операциями, не совпадающими во времени.

Шифраторы бывают линейные и прямоугольные (матричные).

Линейный дешифратор – логическое устройство, имеющее всего лишь одну ступень преобразования кодов.

Схема дешифратора на 3 разряда .

Дешифраторы

В данном случае на одном из выходов логический нуль, на всех остальных – лог. 1.

Линейный дешифратор является наиболее быстродействующим. Количество разрядов дешифрируемого слова определяется числом входов m примененного логического элемента и нагрузочной способностью элементов регистра, которых нагружен дешифратором. Для линейного дешифратора на m разрядов справедливы соотношения:

Число логический элементов 2 n

Нагрузочная способность регистра

источника сигнала 2 n — 1

Задержка дешифратора t вентиля

Чаще всего ограничение на размер линейного дешифратора накладывается нагрузочной способностью регистра – источника сигнала (2 n !). При проектировании дешифратора надо учитывать ложные его срабатывани в случае неодновременного переключения разрядов регистра или счетчика – источника сигнала. Для устранения ложных выбросов на выходах дешифратора применяется стробирование. При этом выход дешифратора блокируется на время переходных процессов в источнике сигнала.

Прямоугольный дешифратор применяется при большом числе разрядов. В нем осуществляется ступенчатая дешифрация сигналов (состояний) по следующему принципу:

Входное, необходимое для дешифрации слово с выхода регистра или счетчика делится на две части, каждая из которых снабжается линейным дешифратором. Выходы линейных дешифраторов подаются на основной прямоугольных дешифратор, выполненных на двухвходовых элементах. Применение 2-х стпенчатых дешифраторов особенно удобно в устройствах, построенных из набора счетчиков с различными коэффициентами пересчета или регистров с различной разрядностью.

Пример построения дешифратора для 5 / 32.

Дешифраторы

Для 2-ух каскадного прямоугольного дешифратора при одинаковом числе разрядов m в обеих группах требуется:

Число элементов в выходных каскадах 2 m

Нагрузочная способность выходов линейного дешифратора 2 m /2

Нагрузочная способность разряда регистра 2 m /2 — 1

Задержка дешифратора t вентиля + t линейного дешифратора

При большем числе разрядов в дешифрируемом слове n>6 и ограниченной нагрузочной способности элементов регистра иногда используются и 3-х каскадные схемы. При этом входное слово разбивается на 3 части, каждое слово дешифрируется линейным дешифратором, а выходы этих дешифраторов подаются на входы схем 3И.

Применение дешифраторов

1. В схемах индикации дешифраторы используются для преобразования рабочего кода счетчика или регистра в код, необходимый для работы индикатора: десятичный, восьмеричный.

2. Для управление последовательностью работы устройств, элементов, в мультиплексорах.

Дешифраторы

Мультиплексоры служат для коммутации любого из нескольких входов схемы с ее выходом. Номер коммутируемого входного сигнала определяется логическими уровнями шин адреса.

Например 555КП7 – мультиплексор 8/1 со стробированием. При адресном коде 000 на выход коммутируется вход В0, при коде 001 – вход В1 и т.д. при коде 111 на выход коммутируется вход В7.

При лог.1 на входе стробирования С на выходе В всегда 0.

Дешифраторы

Демультиплексоры осуществляют обратную функцию Они позволяют скоммутировать вход схемы на один из выходов в зависимости от состояния адресных шин.

ДешифраторыШифраторы осуществляют преобразование логических сигналов обратное дешифраторам. Только на одном из входов шифратора одновременно может быть уровень лог. 1 или лог.0. На всех остальных входах – противоположные состояния (0 или 1). В шифраторах сейчас часто используют логические элементы. В схеме (шифратор 8 – 3) нажатие одного из ключей шифруется уровнями логических сигналов на 3-х шинах.

Кодировщики

Кодировщики могут иметь произвольное число входов и выходов. Причем каждой комбинации логических сигналов на его вход соответствует определенная комбинация логических уровней на выходе. Кодировщики служат для взаимного преобразования внутренних кодов устройств управления или арифметических устройств. Десятичного – в код Джонсона и обратно, двоичного в код Грея и обратно, двоично-десятичный в код семисегментного индикатора и т.д.

Кодировщики можно рассматривать, как запоминающие устройства (ЗУ) двоичной информации, где в зависимости от кода адреса ЗУ на выходе его устанавливается некоторая информация. Если входы адреса ЗУ подключены к счетчику или регистру, то выходы его ЗУ можно использовать для программного управления устройствами. Для этого подходят постоянные запоминающие устройства (ПЗУ). В зависимости от технологии у изготовленной микросхемы ПЗУ при всех комбинациях на входных адресных шинах, на выходах все лог.0 или лог.1. Перед установкой такой микросхемы на плату в интегральную схему должна быть записана информация в соответствии с заданной таблицей состояний.

ДешифраторыППЗУ – однократно программируемые ПЗУ. При записи информации в кристаллах микросхем происходят необратимые физические процессы, после чего информация, записанная в них, сохраняется неограниченно долго.

На схеме программирование происходит при разрушении плавких перемычек, включенных последовательно с диодами матрицы.

Похожие материалы

Информация о работе

Дешифраторы

Вход V (veto – запрет) дешифратора позволяет не только запрещать работу устройства, но и наращивать его разрядность. Когда на этот вход подается логическая единица, независимо от состояния информационных входов на выходе образуются нули.

Когда же на вход V дешифратора подается логический нуль, на выходе, номер которого соответствует двоичному коду адреса, обозначенного на входе, образуется логическая единица, на других выходах формируется логический нуль. Логическая функция каждого выхода соответствует минтерму переменных, заданных на входах А 2, А 1, А 0.

Условное графическое обозначение дешифратора 3/8 DC (сокращение от decoder – дешифратор) приведено на рис. 3.37.

Дешифраторы

Рис. 3.37. Условное графическое обозначение дешифратора 3/8

Для того чтобы синтезировать схему, запишем уравнения дешифратора, следующие из табл. 3.23:

Дешифраторы

Из полученных выражений видно, что для синтеза дешифратора необходимо восемь конъюнкторов и четыре инвертора. Однако для обеспечения меньшего влияния нагрузки на источники входных сигналов обычно добавляют еще три инвертора (по числу информационных, в данном случае адресных входов).

Для расширения возможности применения дешифраторов в различных устройствах возможно также увеличение их разрядности путем объединения нескольких интегральных схем. Один из таких примеров приведен на рис. 3.38. В этой схеме используется пять дешифраторов 2/4, а в результате увеличения разрядности получают дешифратор 4/16. Первый дешифратор преобразует сигналы старших двух разрядов адреса (х 2, х 3) в сигналы разрешения (EI ) для остальных четырех дешифраторов. Эти сигналы разрешения включают на выходе одну из тетрад, внутри которых сигнал выбирается младшими двумя разрядами адреса (х 0, х 1). Время установления у такого дешифратора оказывается в два раза больше, чем у исходного.

Схема дешифратора 3/8 приведена на рис. 3.39.

Дешифраторы

Дешифраторы.

Преобразователи кодов (ПК)

Типовые комбинационные устройства

Преобразование информации в ЭВМ производится электронными устройствами (логическими схемами) двух классов: комбинационными схемами и последовательностными схемами (Глава 4).

В комбинационных схемах (КС) совокупность выходных сигналов в любой момент времени однозначно определяется входными сигналами, поступающими на входы в тот же момент времени. Закон функционирования КС определен, если задано соответствие между входными и выходными сигналами в виде таблицы или в аналитической форме с использованием логических функций.

Практика проектирования ЦУ показала, что можно выделить несколько типов КС, которые применяются очень часто. Такие схемы экономически целесообразно изготавливать в интегральном исполнении с большим тиражом выпуска. К ним относятся:

— постоянные запоминающие устройства (ПЗУ);

— программируемые логические матрицы (ПЛМ).

В группе ПК наиболее часто применяемой схемой являются дешифраторы.

Дешифратором (ДШ) чаще всего называют устройство, преобразующее двоичный код в унарный. Из всех m выходов дешифратора активный уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу. На всех остальных выходах ДШ уровни напряжения неактивные. Обычно ДШ имеют инверсные выходы. При этом на выбранном выходе 0, а на всех остальных «19quot;. Унарный код называют еще кодом «1 изm «. Условное изображение ДШ с инверсными выходами показано на рис. 3.1,а. О входе Е будет сказано ниже.

Если ДШ имеет n входов, m выходов и использует все возможные наборы входных переменных, то m=2 n. Такой ДШ называют полным.

ДШ используют, когда нужно обращаться к различным ЦУ, и при этом номер устройства – его адрес – представлен двоичным кодом.

Адресные входы ДШ обозначают обычно А0, А1, А2. А(n-1), где индекс буквы А означает показатель степени 2. Иногда эти входы просто нумеруют в соответствии с весами двоичных разрядов: 1, 2, 4, 8, 16. 2 n-1 .

Формально описать работу ДШ можно, задав список функций, обрабатываемых каждым из его выходов. Так для ДШ (рис. 3.2,а)

Реализация этих восьми выражений с помощью восьми трехвходовых ЛЭ 3И-НЕ дает наиболее простой по структуре ДШ, называемый линейным.

Рис. 3.1. Дешифратор «1 из 8» с инверсными выходами.

Основной объем оборудования линейного ДШ составляют в общем случае m n- входовых элементов И-НЕ для ДШ с инверсными выходами или m n -входовых элементов И для ДШ с прямыми выходами. Кроме того, требуется n инверторов входных переменных и n буферных инверторов, назначение которых – свести к единице кратность нагрузки, которую представляет ДШ для источника сигнала. Иначе каждый источник будет нагружен на m/2 входов элементов И-НЕ или И.

ДШ с прямыми и инверсными выходами можно построить, соответственно, на ЛЭ ИЛИ-НЕ и ИЛИ. Общее число ЛЭ при этом не изменится.

Дешифраторы обычно имеют разрешающий вход Е (от enable – давать возможность).

Вход Е часто выполняют инверсным, тогда при Е=0 ДШ работает как обычно, а при Е=1 на всех выходах устанавливаются неактивные уровни независимо от поступившего кода адреса.

На рис. 3.2, а показан вариант построения разрешающего входа, когда сигнал Е воздействует непосредственно на все дешифрирующие ЛЭ. Этот вариант требует увеличения на единицу числа входов у дешифрирующих ЛЭ, но не вносит дополнительной задержки. На рис. 3.2, б показан другой вариант, основанный на том, что, как видно из рис. 3.1, б, в ДШ не найдется ни одного дешифрирующего ЛЭ, к которому любая переменная не была бы подключена или в своей прямой, или в инверсной форме. Поэтому если и в прямой, и в инверсной тракты любой входной переменной поставить элементы 2И и завести на них сигнал Е, то при Е=0 будут заперты абсолютно все коньюнкторы, подключенные к выходам. Такой способ экономичен по оборудованию, но увеличивает задержку дешифратора.

Рис. 3.2. Разрешающий вход дешифратора.

На рис. 3.3 показана группа из пяти ДШ, соединенных в два каскада. Вся группа работает как дешифратор «1 из 32». Два старших разряда адреса А4 и А3 расшифровываются дешифратором «1 из 4» DC4, который по входам Е управляет четырьмя дешифраторами «1 из 8» второго каскада. Младшие разряды адреса А2, А1, А1 поступают на все ДШ второго каскада, но выбранным по входу Е оказывается лишь один из них. Ему и будут принадлежать единственный из всех 32 активный выход. Так при поступлении кода А4А3А2А1А0=01111 у DC4 активный сигнал («09quot;) появится на выходе Q1, и по входу Е будет выбран DC1. Остальным дешифраторам второго каскада работа запрещена. Разряды адреса А2А1А0=101 вызовут появление активного сигнала на выходе Q7 DC1, т.е. на выходе Q15 всего составного ДШ, что соответствует заданному адресу. Принцип используется при построении ДШ на много выходов из микросхем ДШ с меньшим числом выходов.

На рис. 3.4 показан двухкаскадный ДШ «1 из 16», второй каскад которого собран по схеме координатного или матричного ДШ. Разряды адреса разбиты на две группы.

Рис. 3.3 Каскадное соединение дешифраторов

каждая из которых независимо от другой расшифровывается своим дешифратором первого каскада DC1 и DC2. При любой комбинации значений входных переменных оказываются выбранными одна строка и один столбец сетки, в узлах которой расположены элементы 2И второй ступени. В результате каждый адресный набор возбуждает выход единственного соответствующего ему элемента 2И.

При использовании во второй ступени элементов 2И-НЕ выходы ДШ будут инверсными. Их можно сделать прямыми, построив координатную сетку на элементах 2ИЛИ-НЕ; тогда инверсными должны быть выходы дешифраторов первого каскада.

Делить разряды адреса между DC1 и DC2 нужно по возможности поровну: чем ближе прямоугольник второго каскада к квадрату, тем при том же числе выходных элементов 2И меньше сумма его строк и столбцов, т.е. меньше число выходов дешифраторов первого каскада. В качестве входа E всего двухкаскадного ДШ удобно использовать разрешающий вход одного из дешифраторов первого каскада. При этом запираются или все строки, или все столбцы.

Рис. 3.4 Двухкаскадный координатный дешифратор

Целесообразно сравнить три рассмотренных типа дешифраторов по величине задержки и аппаратным затратам. Задержка минимальна для линейного ДШ и в пределе может быть равна (2¸3)t в зависимости от числа ступеней инверторов-усилителей. При включении линейных ДШ в несколько каскадов задержки всех каскадов складываются. Чем больше выходов ДШ, тем большая доля оборудования сосредоточена в элементах И самого последнего каскада. Число ЛЭ предпоследнего каскада уже в несколько раз меньше, а предыдущих – тем более. Число элементов И последнего каскада ДШ любого типа всегда равно числу его выходов, поэтому в первом приближении аппаратные затраты ДШ различных типов соотносятся как аппаратные затраты их элементов И последнего каскада. Они и определяют основную разницу: у линейного ДШ число входов каждого элемента И последнего (и единственного) каскада равно числу адресных входов n. у каскадного оно зависит от способа разбиения на группы, однако оно всегда меньше n. но больше двух, у прямоугольного оно равно двум – минимально мозможному числу. Поэтому при большом числе выходов (сотни и более) прямоугольный ДШ – самый экономичный по оборудованию, чем и объясняется его широкое применение в БИС памяти. При уменьшении числа выходов до каскадных десятков экономичнее каскадные ДШ, а при малом числе выходов самым экономичным (а к тому же и самым быстрым) оказывается линейный ДШ.

Приведенные оценки справедливы лишь для ДШ, построенных непосредственно из ЛЭ. При проектировании же блоков из готовых микросхем, когда затраты оборудования оцениваются не числом элементов, а числом корпусов, даже большие ДШ экономичнее строить по каскадному принципу, набирая их из микросхем небольших ДШ на 8 или 16 выходов.

Дешифраторы, выпускаемые в виде отдельных микросхем, имеют буквенное обозначние ИД. В сериях ТТЛ, в которых элементы И-НЕ наиболее технологичны, ДШ обычно имеют инверсные выходы. В КМОП-сериях, где элементы ИЛИ-НЕ не менее технологичны, чем И-НЕ, ДШ чаще имеют прямые выходы. Стремление полнее использовать выводы типовых DIP-корпусов определяет размеры ДШ, выпускаемых в виде средних интегральных схем (СИС). Обычно это дешифраторы “1 из 8”, ”1 из 10”, сдвоенный ”1 из 4”, а также ”1 из 16”, но уже в корпусе DIP24.

Часто в микросхемах ДШ делают несколько разрешающих входов, а разрешающей комбинацией является их конъюнкция. При этом удобно наращивать ДШ, используя каскадный принцип и строя первый каскад дешифрации не на отдельном специальном ДШ, а собирая его из конъюнкторов разрешающих входов. На рис. 3.5, а таким способом построен ДШ ”1 из 32” из четырех микросхем К555ИД7 ”1 из 8”. Каждая микросхема имеет по три разрешающих входа (два инверсных и один прямой). Разрешение существует лишь тогда, когда одновременно на инверсных входах ”нули”, а на прямом ”единица”.

В микросхему К555ИД4 входят два ДШ ”1 из 4” с общими адресными входами А1 и А0. Каждый ДШ имеет пару разрешающих входов. У верхнего по схеме (рис. 3.5,б) ДШ два инверсных входа EQ1 и EQ2, у нижнего – один прямой – EP1, и один инверсный – EP2. Это позволяет, объединив EQ1 и EP1 и подав на эту пару третий разряд адреса А2, использовать эту микросхему как ДШ ”1 из 8”.

В микроэлектронике очень распространена тенденция выпускать микросхемы, способные выполнять несколько различных функций: это увеличивает спрос на микросхемы, а рост выпуска способствует снижению стоимости.

Рис. 3.5 Использование разрешающих входов микросхем дешифраторов

а) – на разрешающих входах построена первая ступень каскадного ДШ;

б) – универсальная микросхема дешифраторов 2x”1 из 4” и “1 из 8”.

Разрешающие входы ДШ используются и при размещении ДШ в адресном пространстве системы. На практике число адресатов, адреса которых дешифрируются ДШ, значительно меньше, чем адресное пространство, т.е. общее количество адресатов, которое может быть размещено в системе. Это число определяется разрядностью n шины адреса (ША) и равно Q = 2 n .

Пример. На микросхеме К155ИД7 построить ДШ адресов B8H – BFH в системе с n = 8.

Запишем начальный и конечный адреса диапазона в двоичном коде:

А нач = B8H = 1 0 1 0 1 0 0 0 B

A кон = BFH = 1 0 1 0 1 1 1 1 B

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *